vette982 est un utilisateur de Stack Exchange, si vous cliquez sur le lien, vous verrez son profil.
Dernières questions
- 5 rep
Verilog : Peut-on mettre des instructions "assign" dans des instructions always@ ou begin/end ?
el 10 de Septembre, 2014 5 votes
Dernières réponses
-
N'a rien répondu encore.
Tags préférés
- 1 x verilog