Je suis en train de lire "Understanding Linux Kernel".
Pagination pour les architectures 64 bits
Comme nous l'avons vu dans le précédent sections précédentes, la pagination à deux niveaux est couramment utilisée par les microprocesseurs 32 bits. La pagination à deux niveaux, cependant, n'est pas convient pas aux ordinateurs qui adoptent une architecture 64 bits. Nous allons utiliser une expérience de pensée pour expliquer pourquoi :
Commencez par supposer une taille de page standard de 4 Ko. Comme 1 Ko couvre une gamme de 2 10 adresses, 4 KB couvre 2 12 adresses, le champ Offset est donc de 12 bits. Cela laisse jusqu'à 52 bits de l'adresse l'adresse linéaire à distribuer entre le champ Table et le champ Directory et le champ Directory. Si nous décidons maintenant d'utiliser seulement 48 des 64 bits pour l'adressage (cette restriction nous laisse avec un espace d'adressage confortable de 256 TB) , les 48-12 = 36 bits restants devront devront être répartis entre les champs Table et champ Répertoire. Si nous décidons maintenant de de réserver 18 bits pour chacun de ces deux champs, le répertoire de pages et les tables de pages de chaque processus devraient inclure 2 18 entrées, c'est-à-dire plus de 256 000 entrées.
-
"Si nous décidons maintenant d'utiliser seulement 48 des 64 bits pour l'adressage". Pourquoi ? & Pourquoi seulement 48 bits ? Pourquoi pas un autre nombre ?
-
Je ne suis qu'un simple utilisateur de PC et un programmeur. J'ai du mal à croire que l'adressage 32 bits, c'est-à-dire un espace d'adressage de 4GB (2GB/3GB pour être plus correct) par processus, soit une limite. Si vous vraiment a rencontré cette limite. Veuillez me donner un exemple.
-
Quelle est cette limite pour Windows ?
-
Je sais que la mémoire virtuelle != la mémoire physique & les broches d'adresse du processeur n'ont rien à voir avec la mémoire virtuelle. Il s'agit d'une question complètement différente. Comment connaître le nombre de broches d'adresse (= taille du bus d'adresse) pour un processeur. http://ark.intel.com Les spécifications d'un processeur n'incluent pas cette spécification.
Réponse :
Voir La réponse de Paul Betts pour une réponse raisonnable à la première question.